一、Latch-up 测试原理与寄生 SCR 机理
1. 寄生 PNPN 路径的形成
CMOS 器件内部存在由 N 阱、P 型衬底、P+ 源漏区与 N+ 源漏区构成的寄生结构。以常见 N 阱工艺为例，P+ 源漏区、N 阱与 P 型衬底可形成寄生 PNP 晶体管，N+ 源漏区、P 型衬底与 N 阱可形成寄生 NPN 晶体管。两个寄生晶体管通过阱电阻与衬底电阻相互耦合，构成等效 PNPN 可控硅结构。
正常工作状态下，该寄生路径处于截止或极弱导通状态。当外部应力向阱或衬底注入足够电流时，阱电阻或衬底电阻上的压降会使其中一个寄生晶体管开启。开启后的集电极电流继续驱动另一个晶体管，形成正反馈。一旦回路电流超过触发阈值，寄生 SCR 进入低阻导通状态，VDD 与 VSS 之间形成持续大电流。
2. 触发电流、闩锁电流与维持电流
Latch-up 行为可通过触发电流、闩锁电流与维持电流进行描述。触发电流指引发再生反馈所需的最小外部激励；闩锁电流指外部激励撤除后仍能维持导通所需的最小电流；维持电流指导通状态继续存在所需的最小电流。三者共同决定器件是否会被触发、触发后是否自持、以及断电或限流后能否退出异常状态。
测试系统通常以电源电流、引脚电压、功能状态与温度变化作为判定依据。若施加应力后电源电流持续异常、功能无法恢复或必须断电才能恢复，则判定为闩锁或疑似闩锁；若应力撤除后电流回落至规定范围，功能恢复正常，且无热损伤迹象，则判定为未触发闩锁。
3. Latch-up 测试的工程目的
- 量化器件在不同温度、电源电压与引脚条件下的抗闩锁裕量。
- 识别高风险引脚、电源域与异常上电顺序。
- 验证芯片内部版图、保护结构与工艺控制是否满足可靠性要求。
- 为 PCB 设计、系统热插拔防护、电源时序控制与失效分析提供依据。
二、Latch-up 测试方法与判定逻辑
1. 常见应力类型
工程测试常参考 JEDEC JESD78 或车规可靠性相关方法，并结合器件额定电压、最大工作温度、引脚类型与应用场景确定应力等级。对于多电源芯片，应覆盖各电源域单独上电、同时上电与异常顺序组合。
| 应力类型 | 施加方式 | 主要考察点 | 典型应用场景 |
|---|---|---|---|
| I/O 正向电流注入 | 向引脚注入高于电源轨或规定电平的电流 | 引脚保护结构、阱/衬底注入路径 | 输入输出端口、控制引脚 |
| I/O 负向电流抽取 | 从引脚抽取低于地轨或规定电平的电流 | 衬底偏置、地回流路径 | 接口引脚、模拟引脚 |
| 电源过压/欠压 | 对 VDD 或 VSS 施加规定范围的瞬态电压 | 电源钳位、内部电源开关 | 电源管理、车规器件 |
| 快速上电与热插拔 | 模拟电源快速建立或带电插入 | dV/dt 耦合、电源域建立顺序 | 板卡热插拔、多电源芯片 |
2. 典型测试流程
- 确认样品状态、封装形式、引脚定义与最大额定参数。
- 安装 DUT 至测试板，检查焊接、接触电阻与电源极性。
- 在常温下完成功能验证，并记录静态电源电流基线。
- 将样品置于规定温度环境，待结温或壳温稳定。
- 设置电源电压、限流值、采集速率与异常判定阈值。
- 对指定引脚或电源施加规定波形、幅值与持续时间的应力。
- 实时监测 VDD 电流、引脚电压、温度与功能响应。
- 撤除应力，观察电流是否回落、功能是否恢复。
- 更换引脚、电压、温度或应力方向，重复测试。
- 整理数据，形成触发电流、异常引脚与失效模式记录。
3. 判定与异常分类
- 未触发：应力期间与撤除后电源电流处于规定范围，功能正常，无热异常。
- 临界触发：电流出现瞬态抬升但可自行恢复，或仅在特定温度、电压、引脚组合下出现，需要进一步评估裕量。
- 闩锁失效：电源电流持续升高，功能异常，需断电恢复，或样品出现永久损伤。
- 测试板异常：板级保护、走线压降或接触不良导致波形失真，应先排除测试系统影响。
三、Latch-up 触发条件与风险因素
1. 引脚电平越界与电流注入
当输入或输出引脚电压高于 VDD 或低于 VSS 时，保护二极管或寄生结可能导通，将电流注入阱或衬底。若注入电流在阱电阻、衬底电阻上形成足够压降，便会开启寄生晶体管。此类触发常见于接口引脚、未上电端口、模拟输入超范围以及控制信号先于电源建立的场景。
对于未上电引脚，外部信号可能通过保护网络向内部电源域反向供电，形成异常电流路径。这类问题在多电源芯片、总线接口与热插拔应用中尤为典型。
2. 电源瞬态、地弹与热插拔
电源快速上电、负载突变、长线缆插拔或大电流切换会引起 VDD 过冲、VSS 下冲与地弹。瞬态电压通过寄生电容、保护网络或电源钳位结构耦合到阱和衬底，可能瞬间提供触发能量。热插拔场景中，部分电源域尚未建立，而 I/O 已经接入外部电平，容易形成反向供电或异常电流路径。
电源瞬态测试应关注上升时间、过冲幅值、恢复时间与电源阻抗。仅观察稳态电压不足以识别风险，因为闩锁可能由短时间、高能量的瞬态过程触发。
3. 温度、工艺与电源阻抗影响
高温会降低结势垒并改变寄生晶体管增益，使触发电流下降，闩锁风险上升。不同工艺角、阱掺杂、隔离结构与版图间距会造成器件间抗闩锁能力差异。电源阻抗过高或去耦不足时，瞬态电流无法被有效吸收，局部电压波动增大，也会提升触发概率。
| 触发条件 | 物理过程 | 高风险场景 | 工程控制方向 |
|---|---|---|---|
| I/O 高于 VDD | 保护二极管正向导通，电流注入 N 阱或电源网络 | 未上电接口、信号先于电源 | 控制上电顺序、限制注入电流 |
| I/O 低于 VSS | 衬底电位被抬升，触发寄生 NPN | 负向过冲、地电位偏移 | 降低地阻抗、优化回流路径 |
| VDD 过冲 | 电源钳位导通，阱/衬底电流增大 | 热插拔、感性负载 | 低阻抗电源、合理钳位 |
| 快速 dV/dt | 电容耦合产生瞬态衬底电流 | 快速上电、脉冲干扰 | 控制上电斜率、加强去耦 |
| 高温工作 | 触发电流降低，寄生晶体管更易导通 | 车规、工业级、高温老化 | 高温条件下验证裕量 |
四、PCB 测试板设计规范
1. 电源分配与低阻抗回路
测试板的电源网络必须真实复现器件应力，而不是因自身阻抗过高掩盖或放大异常。VDD 与 VSS 应采用完整平面或宽短走线，DUT 电源引脚到去耦电容的回路面积应尽可能小。对于多电源芯片，各电源域应独立布线并明确标识，避免大电流路径与控制信号共用地回路。
- 电源走线载流能力应覆盖最大测试电流，并保留足够裕量。
- 大电流路径使用短、宽、低电感走线，必要时采用多层并联。
- 对于大电流闩锁测试，铜厚可选择 2 oz 及以上，关键电源过孔采用阵列并联。
- 每个电源引脚就近放置去耦电容，储能电容与高频电容组合使用。
- 采用四线测量监测 DUT 引脚处真实电压，避免走线压降影响判定。
2. 电流监测、采样与保护配置
电流监测是 Latch-up 测试的核心。采样元件应具备低电感、低温漂与足够带宽，采集速率应能捕捉瞬态电流变化。限流与保护设置需要平衡样品安全与测试有效性：保护过早动作会掩盖闩锁特征，保护过晚则可能造成样品或测试板损坏。
- 推荐使用源表、可编程电源加采样电阻或专用电流监测电路。
- 采样电阻阻值应足够小，避免影响 DUT 供电电压；需要高灵敏度时可采用差分放大或电流探头。
- 设置多级阈值：预警阈值、异常阈值与硬件保护阈值。
- 保留触发前后的波形记录，便于区分器件闩锁与板级瞬态。
- 板级保险丝或电子断路器用于保护测试系统，不应替代对 DUT 状态的判定。
3. 触发注入网络与信号完整性
触发注入路径应短、可控、可重复，并能在不同引脚之间切换。正负电流注入源需满足规定的电流幅值、持续时间与边沿要求。对于高速或高阻引脚，应评估继电器、探针、连接器与走线电容对波形的影响，避免注入能量被寄生参数吸收。
- 注入网络与功能信号分区布置，减少串扰。
- 高压或大电流注入点设置安全间距与明显标识。
- 切换矩阵的接触电阻、漏电流与寄生电感应纳入不确定度评估。
- 注入电流的上升时间、保持时间与恢复时间应记录，避免脉冲过短无法触发或过长造成热损伤。
- 对模拟引脚、电源引脚与数字引脚分别制定注入策略。
4. 布局、热管理与可维护性
测试板布局应以 DUT 为中心，将电源区、注入区、信号区与控制区明确分开。敏感监测线远离大电流注入线，地平面保持连续，避免回流绕行。高温测试时，板材、连接器、焊料与标识材料应满足温度要求，并在 DUT 附近布置温度测点。
| 设计项目 | 推荐做法 | 工程目的 |
|---|---|---|
| 电源平面 | 完整平面或宽短走线，多电源域独立 | 降低阻抗，减少局部电压波动 |
| 去耦布局 | 引脚就近放置，大小电容组合 | 吸收瞬态电流，稳定电源轨 |
| 电流采样 | 低感采样电阻或 SMU 四线监测 | 准确捕捉闩锁电流变化 |
| 触发路径 | 短路径、可切换、边沿可控 | 保证应力施加一致且可重复 |
| 热测点 | DUT 焊盘或封装附近布置热电偶 | 确认结温或壳温满足测试条件 |
| 安全保护 | 分级限流、板级断路、明显标识 | 保护样品、设备与操作人员 |
五、测试板评审与测试前检查清单
在正式测试前，应对测试板与测试系统进行逐项确认，避免板级问题干扰器件判定。
- 核对引脚定义、电源极性、电压范围与最大电流限值。
- 检查 DUT 焊接或插座接触，确认无虚焊、短路、开路。
- 测量空载与负载状态下的电源纹波、压降与噪声。
- 验证触发电流波形、幅值、持续时间与方向是否符合方案。
- 确认温度测点位置、温控设备稳定时间与样品热平衡条件。
- 记录采集速率、触发阈值、保护动作逻辑与异常判定标准。
六、核心要点总结
Latch-up 测试的关键，是从寄生 SCR 机理出发，明确触发路径、维持条件与判定边界。测试不仅要观察是否发生闩锁，更要量化不同温度、电压、引脚与应力波形下的电流裕量。PCB 测试板设计直接影响测试结论的可靠性，电源低阻抗、去耦布局、电流监测、触发路径与热管理都应纳入规范化管理。只有将器件机理、测试方法、板级设计与失效分析结合起来，才能准确识别闩锁风险并形成有效的改进措施。
七、上海德垲检测技术服务
上海德垲检测是第三方检测机构，面向集成电路与半导体产品提供芯片可靠性测试、芯片测试开发、半导体测试培训、芯片失效分析和专业测试服务。公司围绕 Latch-up、ESD、EOS、功能异常与热失效等场景，配置可编程电源、源表、温控平台、继电器矩阵、电流监测与失效定位设备，可完成从测试板设计评审、应力施加、数据记录到失效机理分析的一体化验证。欢迎联系专业工程师获取 Latch-up 测试方案、PCB 测试板评审与芯片可靠性测试支持。
